Tugas Pendahuluan 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi
2. Gambar Rangkaian Simulasi
3. Video Simulasi
4. Prinsip Kerja
5. Link Download

1. Kondisi [Kembali]

Percobaan 2 Kondisi 10

     Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=don’t care

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Prinsip Kerja:

    Rangkaian pada gambar merupakan sistem pemilih data dan pengisian paralel (parallel load) untuk dua buah counter sinkron 4-bit, yaitu 74LS160 (U1) dan 74LS161 (U2), sehingga total menghasilkan keluaran 8-bit (H0–H7). Sinyal input berasal dari delapan buah saklar SPDT (B0–B7) yang mewakili nilai data paralel yang ingin dimuat ke counter. Input B0–B3 digunakan sebagai data untuk counter bawah (U2), sedangkan B4–B7 digunakan sebagai data untuk counter atas (U1). Pada bagian kiri rangkaian juga terdapat dua gerbang XOR (U3 dan U4) yang berfungsi sebagai pembangkit sinyal kontrol, umumnya digunakan untuk mengatur logika LOAD, ENP/ENT, atau MR, walaupun pada gambar tidak ditandai secara eksplisit. Ketika sinyal LOAD diaktifkan (logika rendah pada IC 74160/74161), kedua counter akan mengambil nilai pada pin D0–D3 sesuai posisi saklar dan menyimpannya ke dalam register internal. Setelah beban paralel selesai, counter berjalan mengikuti sinyal clock yang masuk melalui pin CLK, sehingga data yang telah di-load akan bertambah seiring denyut clock. Counter U2 menghasilkan empat bit paling rendah (H0–H3), sedangkan counter U1 menghasilkan empat bit paling tinggi (H4–H7). Kedua counter berjalan sinkron karena berbagi sinyal kontrol yang sama. Dengan demikian, rangkaian ini bekerja sebagai pengatur nilai awal (preset) dan penghitung 8-bit yang dapat diset langsung menggunakan saklar input.

5. Link Download [Kembali]

Link Rangkaian [download]

Link Video [Download]

Kembali ke Halaman Atas