chapter 11



 1. Pendahuluan[kembali]

    Cascading counters merupakan metode untuk menghubungkan beberapa penghitung sehingga dapat membentuk counter dengan jumlah bit atau jangkauan hitungan yang lebih besar. Dalam rangkaian digital, counter berfungsi untuk menghitung pulsa, durasi, atau jumlah kejadian tertentu. Dengan menyambungkan keluaran dari satu counter ke masukan clock counter berikutnya, kapasitas penghitung dapat diperluas, contohnya dari 4-bit menjadi 8-bit atau lebih besar lagi. Teknik ini sering diterapkan pada jam digital, perangkat pengukuran, serta sistem kontrol otomatis. Pemahaman mengenai teknik ini sangat penting dalam perancangan rangkaian digital yang kompleks.

 2. Tujuan [kembali]

  • Mempelajari dan Memahami konfigurasi rangkaian Cascading Counters.
  • Memahami cara membuat rangkaian Cascading Counters pada Proteus.
  • Mengetahui penggunaan rangkaian Cascading Counters.

 3. Alat dan Bahan [kembali]

1.  Gerbang NOT

     Gerbang NOT merupakan suatu jenis logic gates yang memiliki fungsi sebagai suatu pembalik, atau yang dikenal dengan istilah inverter. Dengan demikian, nilai yang merupakan hasil  keluaran (output) yang didapatkan akan selalu bertolak belakang dengan input.. 


2. Gerbang NAND (Not AND)

    Gerbang NAND adalah salah satu gerbang logika dasar dalam elektronika digital yang menghasilkan output yang bernilai kebalikan dari output gerbang AND. Artinya, output dari gerbang NAND akan bernilai rendah (0) hanya jika semua inputnya bernilai tinggi (1). Jika ada satu atau lebih input yang bernilai rendah, maka outputnya akan bernilai tinggi.



3. Logic State

 Adalah sebuah penanda, digunakan untuk menset input digital dari sebuah rangkaian maupun sistem digital. Pada percobaan ini, logic state digunakan sebagai input berupa bilangan biner.








4. IC74154

    IC 74154 adalah sebuah dekoder/demultiplekser 4-ke-16 saluran, yang berarti perangkat ini dapat mengambil input 4-bit dan menghasilkan satu dari 16 output aktif rendah. IC ini sering digunakan dalam aplikasi yang memerlukan pemilihan satu dari banyak jalur, seperti dalam memori atau pengendalian perangkat.

        


5. Counter

    Counter dalam sistem digital adalah rangkaian logika yang digunakan untuk menghitung jumlah pulsa atau sinyal. Biasanya digunakan untuk mengukkur waktu, menghasilkan frekuensi, atau  menghitung peristiwa dalam berbagai aplikasi elektronik dan komputer. 

 4. Dasar Teori [kembali]

    Pengaturan cascade memungkinkan kita untuk membangun penghitung dengan modulus yang lebih tinggi daripada yang dimungkinkan dengan satu tahap. Output penghitungan terminal memungkinkan lebih dari satu penghitung untuk dihubungkan dalam cascade pengaturan. 

11.10.1 Cascading Binary Counters

    Untuk membuat penghitung UP multitahap, semua tahap penghitung dihubungkan dalam mode hitung UP. Jam diterapkan ke input clock dari penghitung orde terendah, penghitungan terminal UP (TCU), juga disebut carry-out (Co, dari penghitung ini diterapkan ke input clock dari tahap penghitung yang lebih tinggi berikutnya. 


dan proses berlanjut. Jika diinginkan untuk membuat penghitung DOWN multistage, semua penghitung disambungkan sebagai Down counter, clock diterapkan ke input clock dari penghitung orde terendah dan terminal count Down (TCD), juga disebut peminjaman (Bo) dari penghitung orde terendah diterapkan ke input clock dari tahap penghitung yang lebih tinggi berikutnya. Proses berlanjut dengan cara yang sama, dengan TCD output dari tahap kedua yang memberi input clock pada tahap ketiga dan seterusnya. Modulus dari susunan penghitung multitahap sama dengan hasil kali modulus dari masing-masing tahap. Gambar 11.20(a) dan (b) masing-masing menunjukkan susunan dua tahap dari penghitung UP dan DOWN sinkron empat-bit masing-masing.


11.10.2 Cascading BCD Counters

Penghitung BCD digunakan ketika aplikasi melibatkan penghitungan pulsa dan hasil penghitungan harus ditampilkan dalam bentuk desimal. Penghitung BCD satu tahap menghitung dari 0000 (ekuivalen desimal '0') hingga 1001 (ekuivalen desimal '9') dan dengan demikian mampu menghitung hingga maksimum sembilan pulsa. Output dalam penghitung BCD adalah dalam bentuk desimal kode biner (BCD). Output BCD membutuhkan


untuk didekodekan dengan tepat sebelum dapat ditampilkan. Dekode penghitung telah dibahas di bagian sebelumnya. Kembali ke pertanyaan tentang penghitungan pulsa, lebih dari satu tahap penghitung BCD perlu digunakan dalam pengaturan kaskade agar dapat menghitung hingga jumlah pulsa yang lebih besar. Jumlah tahap penghitung BCD yang akan digunakan sama dengan jumlah digit desimal dalam jumlah maksimum pulsa yang ingin kita hitung. Dengan jumlah maksimum 9999 atau 3843, keduanya memerlukan pengaturan penghitung BCD empat tahap dengan setiap tahap mewakili satu digit desimal. Gambar 11.21 menunjukkan pengaturan kaskade empat tahap penghitung BCD. Pengaturan tersebut bekerja sebagai berikut. Awalnya, keempat penghitung berada dalam keadaan semua 0. Penghitung yang mewakili digit desimal tempat 1 diberi clock oleh sinyal berdenyut yang perlu dihitung. Flip-flop yang berurutan diberi clock oleh MSB dari tahap penghitung sebelumnya. Sembilan pulsa pertama membawa penghitung tempat 1 ke 1001. Pulsa kesepuluh mengatur ulang ke 0000, dan transisi ‘1’ ke ‘0’ pada MSB penghitung tempat 1 menggerakkan penghitung tempat 10. Penghitung tempat 10 di-clock pada setiap pulsa clock input kesepuluh. Pada pulsa clock keseratus, MSB penghitung 10 membuat transisi ‘1’ ke ‘0’ yang menggerakkan penghitung tempat 100. Penghitung ini di-clock pada setiap pulsa clock input keseratus berikutnya. Pada pulsa clock input keseribu, MSB penghitung 100 membuat transisi ‘1’ ke ‘0’ untuk pertama kalinya dan menggerakkan penghitung tempat 1000. Penghitung ini kemudian di-clock pada setiap pulsa clock input keseribu berikutnya. Dengan latar belakang ini, kita selalu dapat mengetahui status output dari pengaturan kaskade. Misalnya, setelah pulsa clock masukan ke-7364, status penghitung BCD 1000, 100, 10, dan 1 masing-masing akan menjadi 0111, 0011, 0110, dan 0100

 5. Example [kembali]

1. Sebuah jam digital menggunakan dua buah counter 4-bit untuk menghitung detik. Counter pertama menghitung satuan detik (0–9), sedangkan counter kedua menghitung puluhan detik (0–5). Jika counter satuan mencapai 9, ia menghasilkan sinyal carry yang memicu counter puluhan bertambah satu.

Jawab:

  • Counter pertama akan berulang dari 0–9.
  • Setiap kali mencapai 9, ia kembali ke 0 dan mengirim sinyal carry ke counter kedua.
  • Counter kedua menghitung jumlah carry dari counter pertama (puluhan detik).
  • Setelah counter kedua mencapai 5 (detik ke-59), sistem akan me-reset ke 00 detik dan memulai siklus baru.

    Jadi total rentang hitung = 0–59 detik.

2. Sebuah penghitung pulsa menggunakan dua counter biner 4-bit yang dikaskade untuk menghitung total pulsa hingga 256. Counter pertama menghitung dari 0 sampai 15, lalu carry-out-nya digunakan untuk menambah hitungan pada counter kedua. Total hitungan = (counter kedua × 16) + counter pertama.

Jawab:

  • Counter pertama (4-bit) menghitung 0–15.
  • Jika counter pertama overflow, counter kedua bertambah 1.
  • Karena masing-masing 4-bit, total bit = 8 bit.
  • Rentang hitung = 2⁸ = 256 (0–255).

    Jadi penghitung dapat menghitung pulsa sampai 255 (total 256 pulsa)


 6. Problem [kembali]

1. Determine the modulus of the presettable counter shown in Fig. 11.23. If the counter were initially in the 0110 state, what would be the state of the counter immediately after the eighth clock pulse be

    Solusi:

  • This presettable counter has been wired as a DOWN counter 
  • The preset data input is 0110.  
  • Therefore, the modulus of the counter is 6 (the decimal equivalent of 0110). 
  • Now, the counter is initially in the 0110 state 
  • Therefore, at the end of the sixth clock pulse, immediately after the leading edge of the sixth clock pulse, the counter will be in the 0000 state. 
  • AHIGH-to-LOW transition at the TCD output,coinciding with the trailing edge of the sixth clock pulse, loads 0110 to the counter output. 
  • Therefore, immediately after the leading edge of the eighth clock pulse, the counter will be in the 0100 state
2. Sebuah penghitung waktu menggunakan dua counter: counter pertama 3-bit, counter kedua 4-bit. Jika counter 3-bit menghitung pulsa 0–7, dan output carry-nya terhubung ke counter 4-bit, berapakah nilai maksimum pulsa yang dapat dihitung sistem?

Solusi:

  • Counter pertama: 3-bit → 0–7
  • Counter kedua: 4-bit → 0–15
  • Total hitungan = (counter kedua × 8) + counter pertama
  • Nilai maksimum = (15 × 8) + 7 = 127


 7. Soal Pilihan Ganda [kembali]

1. Apa fungsi utama dari teknik cascading counter?

A. Mengurangi daya listrik pada counter

B. Memperluas kapasitas penghitung dengan menghubungkan beberapa counter

C. Mengubah sinyal analog ke digital

D. Menghasilkan clock eksternal

2. Sebuah sistem menggunakan 3 counter 4-bit yang dikaskade. Berapakah rentang hitung maksimum dari sistem tersebut?

A. 0–15

B. 0–63

C. 0–255

D. 0–4095

 

 8. Percobaan [kembali]

    a) Prosedur[kembali]

  • Mempersiapkan Alat beserta Bahan seperti yang telah tertera pada Sub Bab Alat dan Bahan di atas
  • Merangkai Rangkaian
  • Pada Rangkaian disambungkan input berupa gelombang pulsa agar dapat melihat bagaimana perbedaan respons gelombang input dan outputnya.
  • Amatilah nilai input dan output dengan menyesuaikannya dengan rumus yang ada

    b) Rangkaian Simulasi dan Prinsip Kerja [kembali]

fig. 11.22
fig 11.55

    Pada gambar 11.22, IC 74190 (dan U2 yang dikaskade dari U1) berfungsi sebagai penghitung BCD 4‑bit yang dapat menghitung naik atau turun secara sinkron setiap rising‑edge clock—dengan arah ditentukan oleh input U/D—dan saat mencapai penghulu (9 ke 0 atau 0 ke 9) menghasilkan sinyal ripple‑carry (RCO) dari U1 yang memicu penghitung berikutnya (U2) sehingga keseluruhan sistem menghitung hingga 99 dalam mode kaskade

    Pada gambar 11.55, Rangkaian tersebut membentuk sebuah Johnson (twisted ring) counter 3-bit menggunakan flip-flop JK, di mana keluaran terbalik dari FF paling kanan diumpankan kembali sebagai input ke FF paling kiri melalui gerbang NAND sehingga menghasilkan urutan siklik unik sepanjang 6 langkah (mod‑6) dengan hanya satu bit yang beralih setiap pulsa clock

    c) Video Simulasi [kembali]


    d) Download File [kembali]


 

Komentar

Posting Komentar

Postingan populer dari blog ini

Gambar
BAHAN PRESENTASI UNTUK MATA KULIAH  ELEKTRONIKA 2024                                                                                  Nama   : Hafizan Majid NIM : 2310952059 Dosen Pengampu : Dr. Darwison, MT    Referensi : a. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”, Jilid 1, ISBN: 978-602-9081-10-7, CV Ferila, Padang  b. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”,Jilid 2,  ISBN: 978-602-9081-10-8, CV Ferila, Padang c. Robert L. Boylestad and Louis Nashelsky, Electronic Devices and Circuit Theory, Pearson, 2013  d. Jimmie J. Cathey, Theory and Problems of Electronic Device and Circuit, McGraw Hill, 2002. e. ...
Baca selengkapnya