Laporan Akhir 2

  [KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

 1. Jurnal[kembali]

2. Alat dan Bahan [kembali]

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

e. IC 74LS112 (J-K Flip-Flop)

f. CD4013B (D Flip-Flop)

g. Power DC

Gambar 6. Power DC

h. Switch (SW-SPDT)

Gambar 7. Switch

i. Logicprobe atau LED

Gambar 8. Logic Probe

 3. Rangkaian Simulasi  [kembali]

 4. Prinsip Kerja Rangkaian [kembali]

    T Flip-Flop adalah penyederhanaan dari JK Flip-Flop, di mana input J dan K digabung menjadi satu input T. Dalam rangkaian ini:

• Input J dan K terhubung langsung ke sumber daya, sehingga keduanya berlogika 1, memungkinkan flip-flop berfungsi dalam mode toggle.
• Input Set (S) terhubung ke saklar B1, dan Reset (R) ke saklar B0.
• Input Clock aktif dalam kondisi low.
• B0 = 0 (Reset aktif)
• B1 = 0 (Set aktif)
• B2 = Don't Care

Karena Set dan Reset aktif low, output Q menjadi sama dengan Q' (Q = Q'). Dalam keadaan ini, status clock tidak mempengaruhi output, yang tetap stabil. Dengan konfigurasi ini, T Flip-Flop menggunakan IC 74LS112 dapat menyederhanakan pengoperasian JK Flip-Flop. Saat Set dan Reset aktif, output tetap stabil, menunjukkan pentingnya pengaturan input dan clock dalam desain rangkaian digital.

 5. Video Rangkaian [kembali]

 6. Analisa [kembali]

 7. Link Download [kembali]

• Link Rangkaian [Download]
• Download Datasheet IC 74LS112A [Download]

p>